Grâce a l'evolution de la technologie des semi-conducteurs, aujourd'hui on peut integrer sur une seule puce ce qu'on mettait sur plusieurs puces ou cartes il y a une dizaine d'annees. Dans un futur proche, cette evolution permettra l'integration de plus de 100 Mbits de DRAM et 200 millions de portes logiques dans la meme puce. D'apres les previsions de l'association d'industrie de semi-conducteur et d'ITRS, les memoires embarquees continueront de dominer la surface des systemes monopuces dans les annees qui viennent, a peu pres 94 % de la surface totale en 2014. La conception a base de reutilisation d'IP memoire est survenue pour reduire le fosse entre cette grande capacite d'integration et la faible production de memoire. Cette solution peut etre ideale dans le cas d'une architecture homogene ou tous les elements ont les memes interfaces et utilisent les memes protocoles de communication, ce qui n'est pas le cas pour les systemes monopuces. Pour rendre cette solution efficace, le concepteur doit consacrer beaucoup d'efforts pour la specification et l'implementation des interfaces logiciel-materiel. Vu la pression du temps de mise sur le marche ( time to market ), l'automatisation de la conception de ces interfaces d'adaptation est devenue cruciale. La contribution de cette these concerne la definition d'une methode systematique permettant la conception des interfaces logiciel-materiel specifiques aux memoires globales. Ces interfaces correspondent a des adaptateurs materiels flexibles connectant la memoire au reseau de communication, et a des pilotes d'acces adaptant le logiciel de l'application aux processeurs cibles. Des experiences sur des applications de traitement d'images ont montre un gain de temps de conception important et ont prouve la flexibilite de ces interfaces ainsi que leur faible surcout en surface et en communication.