Abstract
In this paper, a hardware computing unit has been designed and implemented. This unit computes many elementary functions (such as sine, cosine, tan-1, sinh, cosh, and square root) that their computing by using software systems requires thousands of clock cycles as an execution time. The architecture of the function computation has been designed by using VHDL and placed on XC3S500E FPGA chip in Spartan 3E as a target technique. In this paper, two algorithms have been used in computing the mathematical functions, because they can be implemented using FPGA chip. The first is the Coordinate Rotation Digital Computer algorithm (CORDIC) which was introduced in 1959. It is a single unified algorithm for calculating many elementary functions including trigonometric, hyperbolic, logarithmic and exponential functions, multiplication, division and square root. The second one uses the lookup table. According to the self-similarity in the trigonometric functions, and using the techniques of parallel pipelining for the CORDIC algorithm, speedup of (24.7 - 30.3)×100% is obtained as compared with the other parallel architectures. The throughput became operation/clock pulse except the first operation whose latency was 32 clock pulse. Keywords: CORDIC, lookup table, Elementary Function, FPGA
Highlights
In this paper, a hardware computing unit has been designed and implemented
2.1.4جدول المقارنة غير المباشر: لقد تم تنفيذ مخططين مقترحين لحساب دالتي الجيب والجيب تمام على أساس تنفيذ معالجات مسبقة لمعاملات الإدخال ومعالجات لاحقة للقيمة المقروءة من جدول المقارنة .هذا الإجراء هو للحد من الزيادة الأُسية في حجم الذاكرة المستخدمة ،فقد تم تقليل حجم الذاكرة المستخدمة بمقدار 75%عن الحجم المستخدم وللدقة نفسها في جدول المقارنة المباشر .فضلا ً عن ذلك ،يتبين من الجدولين ) (3و)
المستخدمة بالمقارنة مع تنفيذ الدالة باستخدام جدول المقارنة المباشر. .4إن الطريقة الثانية لجدول المقارنة غير المباشر تحد من الزيادة الأُسية لحجم جدول المقارنة ،حيث تم زيادة الدقة بإضافة سبع قيم للدالة بين كل قيمتين في الجدول وذلك من خلال البتات الثلاثة الأولى من الإدخال ذات
Summary
A hardware computing unit has been designed and implemented. This unit computes many elementary functions (such as sine, cosine, tan-1, sinh, cosh, and square root) that their computing by using software systems requires thousands of clock cycles as an execution time. متسلسلة تايلر وخوارزمية CORDICومقارنتها مع خوارزميات التنفيذ الأخرى مثل جدول المقارنة .وفي العام 2006أيضا قام الباحثان Cheng-Yuan Linو [16] Chuen-Yau Chenباقتراح معمارية عالية الدقة لتنفيذ خوارزمية CORDICوذلك بأخذ مزيد من التناظر لحساب الدوال المثلثية للمدى الكلي ] [0-2πباستخدام مدى اصغر] [0-π/8بدلا ً من المدى] .[0-π/4هذا التقليص في مدى دالتي الجيب والجيب تمام أدى إلى تقليل بنحو %50 من حجم الذاكرة المستخدمة كجدول مقارنة وتحسين دقة خوارزمية CORDICبمقدار) .(1-bitوفي العام 2007قام الباحثان D.
Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Disclaimer: All third-party content on this website/platform is and will remain the property of their respective owners and is provided on "as is" basis without any warranties, express or implied. Use of third-party content does not indicate any affiliation, sponsorship with or endorsement by them. Any references to third-party content is to identify the corresponding services and shall be considered fair use under The CopyrightLaw.