Yapay Sinir Ağları (YSA), günümüzde sinyal işleme, optimizasyon, tahmin, karar verme ve kontrol gibi bir çok mühendislik alanında yoğun şekilde kullanılmaktadır. YSA yapılarının çalışmasını doğrudan etkileyen önemli bölümlerinden birisi de Transfer Fonksiyonlarıdır (TF). Doğrusal olmayan TF tasarımlarının gerçek zamanlı tasarımı üstel fonksiyon içerdiğinden oldukça zor bir şekilde gerçekleştirilmektedir. Bu çalışmanın ilk aşamasında, literatürdeki çalışmalardan farklı olarak doğrusal olmayan Logaritmik Sigmoid (LogSig) ve Tanjant Sigmoid (TanSig) TF, 32-bit (16I-16Q) IQ-Math formatında VHDL dilinde tasarlanmıştır. İkinci aşamada, VHDL dilinde FPGA çiplerinde çalışmak üzere örnek bir üç giriş-üç çıkışlı bir YSA (ileri beslemeli) yapısı 32-bit IQ-Math formatında modellenmiştir. Tasarımın gizli katmanında 8 adet nöron, gizli katmanda LogSig ile TanSig TF ve çıkış katmanında ise PureLin TF kullanılmıştır. Örnek YSA tasarımı iki farklı TF tasarımı için ayrı bir testbench dosyası oluşturulmuş ve bu tasarımlar VHDL ile Xilinx ISE DS programı ile test edilmiştir. Elde edilen simülasyon sonuçlarına göre nümerik tabanlı LogSig ve TanSig TF içeren YSA tasarımları için MSE ve RMSE hata analizleri yapılarak sonuçlar sunulmuştur. Ardından her bir tasarım XC7K70T-3FBG676 FPGA (Kintex-7) için sentezlenerek Place-Route prosesi gerçekleştirilmiştir. Place-Route prosesinden elde edilen FPGA çip kaynak kullanımı istatistikleri sunulmuştur. Tasarımlara ait hata analizi sonuçlarına göre YSA-LS (LogSig-tabanlı YSA) tasarımı 8.86E-06 MSE ve YSA-TS (TanSig-tabanlı YSA) tasarımı 7.92E-02 MSE sonuçları elde edilmiştir. Bu çalışmadan elde edilen sonuçlar ile IQ-Math tabanlı LogSig ve TanSig aktivasyon fonksiyonu tasarımlarının gerçek zamanlı YSA uygulamalarında güvenli bir şekilde kullanılabileceği gösterilmiştir.