On Verification of PLC-Programs Written in the LD-Language

E V Kuzmin,V A Sokolov

doi:10.18255/1818-1015-2012-2-138-144

E V Kuzmin, V A Sokolov

Open Access

https://doi.org/10.18255/1818-1015-2012-2-138-144

Copy DOI

Abstract

We discuss some questions connected with the construction of a technology of analysing correctness of Programmable Logic Controller programs. We consider an example of modeling and automated verification of PLC-programs written in the Ladder Diagram language (including timed function blocks) of the IEC 61131-3 standard. We use the Cadence SMV for symbolic model checking. Program properties are written in the linear-time temporal logic LTL.

Highlights

Языки программирования логических контроллеров определяются стандартом МЭК 61131-3. Этот стандарт включает в себя описание пяти языков программирования: SFC, IL, ST, LD и FBD.
Простота языков обеспечивает возможность применения всех существующих методов анализа корректности программ тестирования, дедуктивного анализа (theorem proving) [1] и автоматического метода проверки модели (model checking) [2] – для верификации программ ПЛК.
Спецификации и верификации программ ПЛК являются языки ST, LD и SFC, поскольку они не вызывают трудностей ни у разработчиков, ни у инженеров, и легко могут быть транслированы в языки программных средств автоматической верификации.

Summary

Introduction

Языки программирования логических контроллеров определяются стандартом МЭК 61131-3. Этот стандарт включает в себя описание пяти языков программирования: SFC, IL, ST, LD и FBD. Простота языков обеспечивает возможность применения всех существующих методов анализа корректности программ тестирования, дедуктивного анализа (theorem proving) [1] и автоматического метода проверки модели (model checking) [2] – для верификации программ ПЛК. Спецификации и верификации программ ПЛК являются языки ST, LD и SFC, поскольку они не вызывают трудностей ни у разработчиков, ни у инженеров, и легко могут быть транслированы в языки программных средств автоматической верификации. В этой статье рассматривается пример автоматической верификации дискретных LD-программ с таймером (как неотъемлемым элементом большинства программ ПЛК) с помощью программного средства символьной проверки модели SMV при спецификации свойств на языке темпоральной логики линейного времени LTL.

Results

Conclusion