입력 범위를 개선한 FDPA 방식의 3차 시그마-델타 변조기

Abstract

본 논문은 개선된 입력 범위를 갖는 FDPA(Feedback Delay Pass Addition) 방식의 3차 SDM(Sigma-Delta Modulator) 구조를 제안한다. 기존의 구조는 2차 SDM 구조에서 디지털 딜레이 패스만을 추가하여 3차 전달함수를 구현하였지만, 첫 번째 적분기로 피드백 하는 패스가 많아짐에 따라 입력 범위가 매우 작은 단점이 있다. 그러나 제안된 구조는 첫 번째 적분기로 피드백 하는 디지털 패스를 2차 적분기로 피드백 하여 입력 범위를 9dB 개선할 수 있었다 이를 이중 샘플링 기법을 통해 연산 증폭기 한 개 만으로 3차 SC SDM을 구현하였다. 공급전압 1.8V, 신호대역폭 20KHz, 오디오 대역 샘플링 주파수 2.8224MHz 조건에서 <TEX>$0.18{\mu}m$</TEX> CMOS 공정을 이용하여 제안한 SDM을 시뮬레이션한 결과, SNR(Signal to Noise Ratio)은 83.8dB, 전력소비는 <TEX>$700{\mu}W$</TEX>, Dynamic Range는 82.8dB이다. In this paper, <TEX>$3^{rd}$</TEX> SDM with FDPA(Feedback Delay Pass Addition) technique to improve the input range is proposed. Conventional architecture with <TEX>$3^{rd}$</TEX> transfer function is just made as adding a digital delay path in <TEX>$2^{nd}$</TEX> SDM architecture. But the input range is very small because feedback path into the first integrator is increased. But, proposed architecture change feedback path into the first integrator to the second integrator, so input range could be improved about 9dB. The <TEX>$3^{rd}$</TEX> SC SDM with only one operational amplifier was implemented using double-sampling technique. Simulation results for the proposed SDM designed in <TEX>$0.18{\mu}m$</TEX> CMOS technology with power supply voltage 1.8V, signal bandwidth 20KHz and audible sampling frequency 2.8224MHz show SNR(Signal to Noise Ratio) of 83.8dB, the power consumption of <TEX>$700{\mu}W$</TEX> and Dynamic Range of 82.8dB.