Abstract
XRF 시스템에서 디지털 방식으로 펄스를 합성하는 기술은 현재 다양하게 발전 되면서 기존의 아날로그 방식을 대신하고 있다. XRF 시스템에서는 펄스의 높이를 분석하기 위해 주로 trapezoidal 필터를 사용한다. 본 논문에서는 trapezoidal 필터의 하드웨어 구현을 위한 효율적인 구조를 제안한다. 또한 측정 오차가 기존 알고리즘에 의한 오차의 절반으로 감소되면서 효율적인 하드웨어 구현이 가능한 최대값 검출 알고리즘을 제안한다. 제안한 알고리즘은 하드웨어 언어인 Verilog HDL로 설계하고 FPGA로 구현하였으며 테스트보드를 제작하여 성능을 검증하였다.
Full Text 
Sign-in/Register to access full text options
Sign-in/Register to access full text options 
Published version (
Free)
Free) 
Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a callMore From: Journal of the Institute of Electronics Engineers of Korea
Paper Title
Journal
Date
