Abstract
High resistivity(HR) partially depleted(PD) silicon-on-insulator(SOI) MOSFET의 accumulation 영역에서 기존의 외부 캐패시턴스 추출 방법의 부정확성을 확인하고 이를 제거하기 위해, 이전의 직접 추출 방법에서 무시되었던 내부 body 저항을 고려한 물리적인 off-state 등가회로를 사용하였다. 이러한 등가회로의 캐패시턴스 값들을 직접 추출하기 위하여 accumulation 영역에서 단순화된 off-state 등가회로를 구하고 Y-parameter 추출 방정식을 유도하여 사용하는 개선된 RF 방법을 제안하였다. 이와 같이 추출된 물리적 등가회로의 S-parameter를 측정 데이터와 30㎓까지 비교함으로써 개선된 추출 방법의 정확성을 검증하였다.
Full Text 
Sign-in/Register to access full text options
Sign-in/Register to access full text options 
Paper version not known
Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a callSimilar Papers
Paper Title
Journal
Date
More From: Journal of the Institute of Electronics Engineers of Korea
Paper Title
Journal
Date
