NMOSFET의 Hot-Carrier 열화현상

Abstract

본 논문에서는 아날로그 회로에 사용되는 NMOSFET에 대한 Hot-Carrier 열화특성을 조사하였다. 여러 값을 갖는 게이트 전압으로 스트레스를 인가한 후, 소자의 파라미터 열화를 포화 영역에서 측정하였다. 스트레스 게이트 전압의 범위에 따라 계면 상태(interface state) 뿐 아니라 전자와 정공의 포획이 드레인 근처 게이트 산화막에서 확인되었다. 그리고 특히 낮은 게이트 전압의 포화영역에서는 정공의 포획이 많이 발생하였다. 이러한 전하들의 포획은 전달 컨덕턴스 (<TEX>$g_m$</TEX>) 및 출력 컨덕턴스 (<TEX>$g_{ds}$</TEX>)의 열화의 원인이 된다. 아날로그 동작 범위의 소자에서 파라미터 열화는 소자의 채널 길이에 매우 민감하게 반응한다. 채널길이가 짧을수록 정공 포획이 채널 전도도에 미치는 영향이 증가하게 되어 열화가 증가되었다. 이와 같이 아날로그 동작 조건 및 아날로그 소자의 구조에 따라 <TEX>$g_m$</TEX> 및 <TEX>$g_{ds}$</TEX>의 변화가 발생하므로 원하는 전압 이득(<TEX>$A_V=g_m/g_{ds}$</TEX>)을 얻기 위해서는 회로 설계시 이러한 요소들에 대한 고려가 필요하다. This study has provided some of the first experimental results of NMOSFET hot-carrier degradation for the analog circuit application. After hot-carrier stress under the whole range of gate voltage, the degradation of NMOSFET characteristics is measured in saturation region. In addition to interface states, the evidences of hole and electron traps are found near drain depending on the biased gate voltage, which is believed to the cause for the variation of the transconductance(<TEX>$g_m$</TEX>) and the output conductance(<TEX>$g_{ds}$</TEX>). And it is found that hole trap is a dominant mechanism of device degradation in a low-gate voltage saturation region, The parameter degradation is sensitive to the channel length of devices. As the channel length is shortened, the influence of hole trap on the channel conductance is increased. Because the magnitude of <TEX>$g_m$</TEX> and <TEX>$g_{ds}$</TEX> are increased or decreased depending on analog operation conditions and analog device structures, careful transistor design including the level of the biased gate voltage and the channel length is therefore required for optimal voltage gain (<TEX>$A_V=g_m/g_{ds}$</TEX>) in analog circuit.