Abstract
Parameters of integrated analog filters can vary due to temperatu-re change, IC process variation and therefore they should have dedicated tuning circuits that compensate these imperfections. A method is proposed that speeds up switched resistor bank design while taking into account the required tuning range and step size. A novel counter structure is used in the tuning circuit that is ba-sed on successive approximation approach. The proposed swit-ched resistor design method and tuning circuit are designed in 0.18 μm CMOS technology and verified. Results are compared to existing tuning circuit designs. Integrinių analoginių filtrų parametrai gali kisti dėl temperatūros, senėjimo ar integrinių grandynų gamybos procesų netolydumo. Todėl jiems būtina numatyti papildomus grandynus, kurie kompensuotų filtrų komponentų pokyčius. Darbe siūlomas naujas integrinių aktyviųjų RC filtrų perjungiamų rezistorių matricų projektavimo metodas, kuris leidžia kompensuoti pasyvių komponentų nuokrypius ir užtikrina filtro praleidžiamų dažnių juostos derinimą reikiamu žingsniu. Savaiminio derinimo sistemoje remiamasi nauja skaitiklio architektūra, kuri naudoja nuosekliosios aproksimacijos paieškos algoritmą. Darbe pasiūlytas projektavimo metodas tikrinamas projektuojant filtro derinimo sistemą, naudojant 0,18 μm KMOP integrinių grandynų gamybos technologiją ir Cadence Virtuoso programinę įrangą. Gauti rezultatai palyginami su literatūroje pateiktais derinimo sistemų skaičiavimų rezultatais.
Highlights
A method is proposed that speeds up switched resistor bank design
A novel counter structure is used in the tuning circuit
that is based on successive approximation approach
Summary
Karolis KIELA 1, Marijan JURGO 2, Leonid KLADOVŠČIKOV 3 Vilniaus Gedimino technikos universitetas, Vilnius, Lietuva. Integrinių analoginių filtrų parametrai gali kisti dėl temperatūros, senėjimo ar integrinių grandynų gamybos procesų netolydumo. Todėl jiems būtina numatyti papildomus grandynus, kurie kompensuotų filtrų komponentų pokyčius. Darbe siūlomas naujas integrinių aktyviųjų RC filtrų perjungiamų rezistorių matricų projektavimo metodas, kuris leidžia kompensuoti pasyvių komponentų nuokrypius ir užtikrina filtro praleidžiamų dažnių juostos derinimą reikiamu žingsniu. Darbe pasiūlytas projektavimo metodas tikrinamas projektuojant filtro derinimo sistemą, naudojant 0,18 μm KMOP integrinių grandynų gamybos technologiją ir Cadence Virtuoso programinę įrangą. Dėl šios priežasties tokie filtrai dažniausiai naudojami įtaisuose, kur signalo-triukšmo santykis yra svarbus parametras. Tačiau net tobulėjant IG gamybos technologijoms, vis dar išlieka reikšmingas tokių grandynų trūkumas – komponentų verčių paklaidos. Komponentų verčių pokyčiai dėl temperatūros, senėjimo ar IG gamybos procesų netolydumo gali keisti filtro dažnines charakteristikas. Dėl šios priežasties IG filtruose būtina numatyti papildomus grandynus, kurie kompensuotų minėtus verčių pokyčius. Po to aprašoma integrinio aktyviojo RC filtro savaiminio derinimo sistemos struktūra, pateikiami kompiuterinio skaičiavimo rezultatai ir formuluojamos išvados
Sign-in/Register to view highlights & summary Sign-in/Register to access full text options 
Free) 
Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a call
