Abstract
Problem statement. Due to the downsizing of technological process in microprocessor manufacturing, the number of possible manufacturing defects in the microprocessor chip increases, some types of which can only appear during the main operation of the microprocessor. The hardware implementation of the module for storing and processing information on cache memory defects of the processor with non-volatile memory is considered to neutralize such defects and, as a result, increase the number of usable microprocessors.Objective. Research of various implementation options for such a module, identification of related problems and methods for their solution, synthesis of the described implementation options using computer-aided engineering (CAD) and comparison of the obtained characteristics.Results. The implementation that occupies the smallest area on the chip, intended for implementation in the Elbrus-12C microprocessor under development, was found based on the synthesis results analysis.Practical implications. The paper describes the issues and the way of their solution, taking into account modern requirements for development to increase the number of usable processors.
Highlights
Due to the downsizing of technological process in microprocessor manufacturing, the number of possible manufacturing defects in the microprocessor chip increases, some types of which can only appear during the main operation of the microprocessor
The implementation that occupies the smallest area on the chip, intended for implementation in the Elbrus-12C microprocessor under development, was found based on the synthesis results analysis
The paper describes the issues and the way of their solution, taking into account modern requirements for development to increase the number of usable processors
Summary
В проекте «Эльбрус-16С» были рассмотрены следующие варианты взаимодействия модуля BIST с энергонезависимой памятью. Первый вариант заключается в доставке данных redundancy из энергонезависимой памяти непосредственно на конечные регистры redundancy тестируемой памяти. Первый недостаток заключается в том, что такой подход обязывает регистры redundancy работать по мультиплексированному синхросигналу: в начале работы процессора при рассылке данных redundancy они должны работать на частоте энергонезависимой памяти (низкочастотный синхросигнал), а впоследствии в ходе работы BIST – на штатной частоте работы процессора (высокочастотный синхросигнал). Эти недостатки усложняют этап физического проектирования блоков, содержащих память, однако было выявлено, что это является существенным только для больших массивов памяти (L3$, память директории HMU), поэтому данный вариант был реализован для памяти L2$, обладающей меньшим объемом. Возможен также другой вариант взаимодействия модуля BIST с энергонезависимой памятью, заключающийся в приеме настроек резервных столбцов на промежуточные регистры redundancy, с которых данные в ходе работы BIST передаются на рабочие регистры redundancy.
Sign-in/Register to view highlights & summary Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a callDisclaimer: All third-party content on this website/platform is and will remain the property of their respective owners and is provided on "as is" basis without any warranties, express or implied. Use of third-party content does not indicate any affiliation, sponsorship with or endorsement by them. Any references to third-party content is to identify the corresponding services and shall be considered fair use under The CopyrightLaw.
