Abstract
In this paper, a principal architecture of common purpose CPU and its main components are discussed, CPUs evolution is considered and drawbacks that prevent future CPU development are mentioned. Further, solutions proposed so far are addressed and a new CPU architecture is introduced. The proposed architecture is based on wireless cache access that enables a reliable interaction between cores in multicore CPUs using terahertz band, 0.1-10THz. The presented architecture addresses the scalability problem of existing processors and may potentially allow to scale them to tens of cores. As in-depth analysis of the applicability of the suggested architecture requires accurate prediction of traffic in current and next generations of processors, we consider a set of approaches for traffic estimation in modern CPUs discussing their benefits and drawbacks. The authors identify traffic measurements by using existing software tools as the most promising approach for traffic estimation, and they use Intel Performance Counter Monitor for this purpose. Three types of CPU loads are considered including two artificial tests and background system load. For each load type the amount of data transmitted through the L2-L3 interface is reported for various input parameters including the number of active cores and their dependences on the number of cores and operational frequency.
Highlights
Однако процессоры с достаточно большим количеством ядер крайне сложны и дороги в производстве, так как необходимо эффективно организовывать доступ к общим данным и давать ядрам возможность общаться друг с другом в режиме реального времени
Финляндия, Факультет Информатики и Электротехники, профессор orcid.org/0000-0003-3976-297X
Summary
В последние десятилетия развитие персональных компьютеров шагнуло далеко вперед. При этом одним из компонентов ПК, определяющих прогресс, являлся и является центральный процессор (ЦП). В качестве решения проблемы была предложена и внедрена концепция многоядерности, используемая и по сей день. Существующие решения, например, разделение ядер на блоки по 4 [2], имеют свои недостатки, основным из которых является увеличение задержки при передаче данных. Основной идеей концепции является замена проводных каналов связи между ядрами на широкополосные беспроводные. В частности, решения, предложенные в работах [4] и [5], плохо применимы к архитектуре существующих ЦП, так как не учитывают особенности процессов, происходящих внутри ЦП, в первую очередь, объем и характер передаваемых данных. Что построение оценки количества данных, передаваемых за единицу времени, в современных ЦП является сложной задачей, во многом из-за недостатка доступной в открытых источниках информации об особенностях логики работы конкретного типа ЦП.
Sign-in/Register to view highlights & summary Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a callDisclaimer: All third-party content on this website/platform is and will remain the property of their respective owners and is provided on "as is" basis without any warranties, express or implied. Use of third-party content does not indicate any affiliation, sponsorship with or endorsement by them. Any references to third-party content is to identify the corresponding services and shall be considered fair use under The CopyrightLaw.
