Abstract
该文研究准循环多进制LDPC码的构造,给出多进制LDPC码的设计流程和构造方法。详细讨论了多进制LDPC码的性能影响因素,综合考虑了环长和环的连通性对性能的影响,研究了母矩阵扩展中偏移因子的选择以及GF(q)上非零元素替代。同时提出了次优解的搜索方法,以降低搜索复杂度。最后,将提出的方法用于不同阶数下LDPC码的构造。仿真结果表明,通过新方法构造得到的多进制LDPC码与二进制码相比,在BPSK调制方式下在误帧率10-4附近有0.2 dB的性能提升;在有限域阶数与调制阶数匹配的情况下,有更大的性能提升。与相近码长,相同码率的多进制循环码相比,该文构造得到的多进制LDPC码在误帧率10-4附近有0.25 dB的性能提升。
Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have