뇌전도 신호 처리용 아날로그 전단부 구현

Abstract

본 논문은 뇌전도 신호 처리를 위한 아날로그 전단부를 제시한다. 일반적으로 뇌전도 신호는 낮은 주파수 대역에 존재하고 신호의 크기가 미약하므로 이를 처리하기 위한 아날로그 전단부는 높은 전압 이득 및 공통모드 제거비를 가져야 하며 저주파 잡음을 효과적으로 억제해야 한다. 본 논문에서 제시하는 아날로그 전단부는 가변 이득 계측 증폭기와 대역통과 필터로 구성되어 있다. 낮은 주파수의 잡음을 제거하기 위하여 주파수 chopping을 적용하였다. 본 논문의 회로는 0.18um CMOS 공정을 이용하여 제작하였으며 측정 결과 최대 60dB의 전압이득과 100dB 이상의 공통모드 제거비를 내는 것을 확인하였다. This paper presents an analog front-end for electroencephalogram(EEG) signal processing. Since EEG signals are typically weak and located at very low frequencies, it is imperative to implement an amplifier with high gain, high common-mode rejection ratio(CMRR) and good noise immunity at very low frequencies. The analog front-end of this paper consists of a programmable-gain instrumentation amplifier and a band-pass filter. A frequency chopping technique is employed to remove the low-frequency noise. The circuits were fabricated in 0.18um CMOS technology and measurements showed that the analog front-end has the maximum gain of 60dB and >100dB CMRR over the programmable gain range.