Abstract
본 연구에서는 새로 고안된 방전 논리 게이트 PDP의 논리 게이트 입력인 DC 방전특성에 대해 고찰하였다. 새로 고안된 방전 논리 게이트는 방전 경로에 따른 전극사이의 전위차를 제어하여 논리 출력을 유도한다. 실험결과 이DC 방전들의 안정성을 위해 프라이밍 방전을 인가한 경우가 인가하지 않은 경우에 비해 방전지연시간이 1/3로 단축되며 방전개시전압은 1/2로 감소하였다. 또한 이 프라이밍 방전에서 발생한 공간전하는 방전종료 후 30[㎲] 정도까지 영향을 미친다. 그리고 시간적, 공간적 거리변화에 따라 공간전하가 DC 방전에 미치는 영향을 측정한 결과, 주 방전에서부터 시간적으로 멀어지는 것보다 공간적으로 멀어지는 것이 주 방전의 영향에서 쉽게 벗어날 수 있음을 알았다. 그러므로 각 주사전극 마다 방전 논리 게이트들을 독립적으로 동작시킬 수 있다는 결론을 얻었다.
Sign-in/Register to access full text options 
Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a callMore From: Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
Disclaimer: All third-party content on this website/platform is and will remain the property of their respective owners and is provided on "as is" basis without any warranties, express or implied. Use of third-party content does not indicate any affiliation, sponsorship with or endorsement by them. Any references to third-party content is to identify the corresponding services and shall be considered fair use under The CopyrightLaw.
