Abstract
We review some methods and approaches to programming discrete problems for Programmable Logic Controllers on the example of constructing PLC-programs for controling a code lock. For these approaches we evaluate the usability of the model checking method for the analysis of program correctness with respect to the automatic verification tool Cadence SMV. Some possible PLC-program vulnerabilities arising at a number approaches to programming of PLC are revealed.
Highlights
Языки программирования Программируемый логический контроллер (ПЛК) определяются стандартом МЭК 61131-3
We review some methods and approaches to programming discrete problems for Programmable Logic Controllers on the example of constructing PLC-programs for controling a code lock
For these approaches we evaluate the usability of the model checking method for the analysis of program correctness with respect to the automatic verification tool Cadence SMV
Summary
Применение программируемых логических контроллеров (ПЛК) в системах управления сложными производственными процессами предъявляет строгие требования корректности к программам ПЛК. FBD (Function Block Diagram) графический язык диаграмм принципиальных схем электронных устройств на микросхемах. Указанные языки представляют собой простой, но достаточно мощный инструмент для реализации задач ПЛК. Простота языков обеспечивает возможность применения всех существующих методов анализа корректности программ тестирования, дедуктивного анализа (theorem proving) [1] и автоматического метода проверки модели (model checking) [2] для верификации программ ПЛК. Метод проверки модели наиболее подходит для дискретных задач логического управления, для реализации которых требуется ПЛК с бинарными входами и выходами, что обеспечивает конечное пространство возможных состояний программы ПЛК. В данной статье проводится обзор методов и подходов к программированию дискретных задач ПЛК на примере задачи построения программы управления кодовым замком на языках LD, SFC и ST. Для этих подходов оценивается удобство анализа программной корректности методом проверки модели относительно средства автоматической верификации Cadence SMV. Выявляются возможные уязвимости ПЛК-программ, возникающие при некоторых методах программирования
Sign-in/Register to view highlights & summary Talk to us
Join us for a 30 min session where you can share your feedback and ask us any queries you have
Schedule a callDisclaimer: All third-party content on this website/platform is and will remain the property of their respective owners and is provided on "as is" basis without any warranties, express or implied. Use of third-party content does not indicate any affiliation, sponsorship with or endorsement by them. Any references to third-party content is to identify the corresponding services and shall be considered fair use under The CopyrightLaw.
